

DF4IAH - 10 MHz Referenz-Oszillator V2

Von der Idee zur funktionstüchtigen Leiterplatte

Ulrich Habel^{hul}

¹Dipl.-Ing. (FH) Nachrichtentechnik
Hochschule Mannheim, Fakultät für Informationstechnik,
Institut für Hochfrequenztechnik

60. UKW-Tagung 2015

Gliederung

- ① 10 MHz, eine Referenzfrequenz für viele Gerätetypen
 - Im Labor
 - Im Feld
- ② Aktuelle Technologien nutzen
 - Mittels Eagle zur doppelseitigen Platine
 - Rekonfigurierbare Logik: VHDL für FPGAs & CPLDs
 - AVR-Eclipse als IDL zur Software-Erstellung
- ③ Von der Schaltungs-idee zur funktionstüchtigen Leiterplatte
 - Entwicklung am heimischen MAC / Linux / Windows-PC
 - Schaltungs-Idee: günstiger AVR-Controller soll eigenen Muttertakt mit GPS synchronisieren
 - Leiterplattenfertigung bei BETA-Layout
 - Inbetriebnahme einzelner Bauabschnitte bis zur Vollfunktion
- ④ Nennenswerte, gemachte Erfahrungen

Gliederung

- 1 10 MHz, eine Referenzfrequenz für viele Gerätetypen
 - Im Labor
 - Im Feld
- 2 Aktuelle Technologien nutzen
 - Mittels Eagle zur doppelseitigen Platine
 - Rekonfigurierbare Logik: VHDL für FPGAs & CPLDs
 - AVR-Eclipse als IDL zur Software-Erstellung
- 3 Von der Schaltungsidee zur funktionstüchtigen Leiterplatte
 - Entwicklung am heimischen MAC / Linux / Windows-PC
 - Schaltungs-Idee: günstiger AVR-Controller soll eigenen Muttertakt mit GPS synchronisieren
 - Leiterplattenfertigung bei BETA-Layout
 - Inbetriebnahme einzelner Bauabschnitte bis zur Vollfunktion
- 4 Nennenswerte, gemachte Erfahrungen

Verwendung im Labor

- Frequenzgenerator mit definiertem Muttertakt
- Frequenzzähler mit definiertem Muttertakt
- Spektrumanalysatoren (Spek), als Referenzfrequenz
- Vektorielle Netzwerk Analysatoren (VNA), als Referenzfrequenz

Verwendung im Labor

- Frequenzgenerator mit definiertem Muttertakt
- Frequenzzähler mit definiertem Muttertakt
- Spektrumanalysatoren (Spek), als Referenzfrequenz
- Vektorielle Netzwerk Analysatoren (VNA), als Referenzfrequenz

Verwendung im Labor

- Frequenzgenerator mit definiertem Muttertakt
- Frequenzzähler mit definiertem Muttertakt
- Spektrumanalysatoren (Spek), als Referenzfrequenz
- Vektorielle Netzwerk Analysatoren (VNA), als Referenzfrequenz

Verwendung im Labor

- Frequenzgenerator mit definiertem Muttertakt
- Frequenzzähler mit definiertem Muttertakt
- Spektrumanalysatoren (Spek), als Referenzfrequenz
- Vektorielle Netzwerk Analysatoren (VNA), als Referenzfrequenz

Gliederung

- 1 10 MHz, eine Referenzfrequenz für viele Gerätetypen
 - Im Labor
 - Im Feld
- 2 Aktuelle Technologien nutzen
 - Mittels Eagle zur doppelseitigen Platine
 - Rekonfigurierbare Logik: VHDL für FPGAs & CPLDs
 - AVR-Eclipse als IDL zur Software-Erstellung
- 3 Von der Schaltungsidee zur funktionstüchtigen Leiterplatte
 - Entwicklung am heimischen MAC / Linux / Windows-PC
 - Schaltungs-Idee: günstiger AVR-Controller soll eigenen Muttertakt mit GPS synchronisieren
 - Leiterplattenfertigung bei BETA-Layout
 - Inbetriebnahme einzelner Bauabschnitte bis zur Vollfunktion
- 4 Nennenswerte, gemachte Erfahrungen

Verwendung im Feld

- Frequenzgeneratoren & Oszillatoren für präzise Frequenzerzeugung:
 - z.B. für Gleichwellenrundfunk
 - Muttertakt für PLL und DDS-Systeme für Funkssysteme

Verwendung im Feld

- Frequenzgeneratoren & Oszillatoren für präzise Frequenzerzeugung:
 - z.B. für Gleichwellenrundfunk
 - Muttertakt für PLL und DDS-Systeme für Funkssysteme

10 MHz, eine Referenzfrequenz für viele Gerätetypen

Aktuelle Technologien nutzen

Von der Schaltungsidee zur funktionstüchtigen Leiterplatte

Nennenswerte, gemachte Erfahrungen

Zusammenfassung

Ausblick

Im Labor

Im Feld

Verwendung im Feld

- Frequenzgeneratoren & Oszillatoren für präzise Frequenzerzeugung:
 - z.B. für Gleichwellenrundfunk
 - Muttertakt für PLL und DDS-Systeme für Funksysteme

Gliederung

- ① 10 MHz, eine Referenzfrequenz für viele Gerätetypen
 - Im Labor
 - Im Feld
- ② Aktuelle Technologien nutzen
 - Mittels Eagle zur doppelseitigen Platine
 - Rekonfigurierbare Logik: VHDL für FPGAs & CPLDs
 - AVR-Eclipse als IDL zur Software-Erstellung
- ③ Von der Schaltungsidee zur funktionstüchtigen Leiterplatte
 - Entwicklung am heimischen MAC / Linux / Windows-PC
 - Schaltungs-Idee: günstiger AVR-Controller soll eigenen Muttertakt mit GPS synchronisieren
 - Leiterplattenfertigung bei BETA-Layout
 - Inbetriebnahme einzelner Bauabschnitte bis zur Vollfunktion
- ④ Nennenswerte, gemachte Erfahrungen

10 MHz, eine Referenzfrequenz für viele Gerätetypen

Aktuelle Technologien nutzen

Von der Schaltungsidee zur funktionstüchtigen Leiterplatte

Nennenswerte, gemachte Erfahrungen

Zusammenfassung

Ausblick

Mittels Eagle zur doppelseitigen Platine

Rekonfigurierbare Logik: VHDL für FPGAs & CPLDs

AVR-Eclipse als IDL zur Software-Erstellung

Eagle Leiterplattenentwurf

- Eagle seit Jahren namhafter Hersteller für Leiterplattenentflechtungs-Software
- Autorouter durchaus brauchbar wenngleich »Experten« immer noch von Hand entflechten
- Intuitive Bedienung und leicht einprägsamer Ablauf
- problemlose Akzeptanz bei den gängigsten Leiterplatten-Herstellern

Eagle Leiterplattenentwurf

- Eagle seit Jahren namhafter Hersteller für Leiterplattenentflechtungs-Software
- Autorouter durchaus brauchbar wenngleich »Experten« immer noch von Hand entflechten
- Intuitive Bedienung und leicht einprägsamer Ablauf
- problemlose Akzeptanz bei den gängigsten Leiterplatten-Herstellern

Eagle Leiterplattenentwurf

- Eagle seit Jahren namhafter Hersteller für Leiterplattenentflechtungs-Software
- Autorouter durchaus brauchbar wenngleich »Experten« immer noch von Hand entflechten
- Intuitive Bedienung und leicht einprägsamer Ablauf
- problemlose Akzeptanz bei den gängigsten Leiterplatten-Herstellern

Eagle Leiterplattenentwurf

- Eagle seit Jahren namhafter Hersteller für Leiterplattenentflechtungs-Software
- Autorouter durchaus brauchbar wenngleich »Experten« immer noch von Hand entflechten
- Intuitive Bedienung und leicht einprägsamer Ablauf
- problemlose Akzeptanz bei den gängigsten Leiterplatten-Herstellern

10 MHz, eine Referenzfrequenz für viele Geräte

Aktuelle Technologien nutzen

Von der Schaltungs-idee zur funktionstüchtigen Leiterplatte

Nennenswerte, gemachte Erfahrungen

Zusammenfassung


Ausblick

Mittels Eagle zur doppelseitigen Platine

Rekonfigurierbare Logik: VHDL für FPGAs & CPLDs

AVR-Eclipse als IDL zur Software-Erstellung

Eagle - Beispiel einer Schaltungs- und Platine-Engineering




10 MHz, eine Referenzfrequenz für viele Gerätetypen

Aktuelle Technologien nutzen

Von der Schaltungs-
idee zur funktionstüchtigen Leiterplatte
Nennenswerte, gemachte Erfahrungen
Zusammenfassung
Ausblick

Mittels Eagle zur doppelseitigen Platine
Rekonfigurierbare Logik: VHDL für FPGAs & CPLDs
AVR-Eclipse als IDL zur Software-Erstellung

Eagle - Beispiel einer Entflechtung



Gliederung

- ① 10 MHz, eine Referenzfrequenz für viele Gerätetypen
 - Im Labor
 - Im Feld
- ② Aktuelle Technologien nutzen
 - Mittels Eagle zur doppelseitigen Platine
 - Rekonfigurierbare Logik: VHDL für FPGAs & CPLDs
 - AVR-Eclipse als IDL zur Software-Erstellung
- ③ Von der Schaltungsidee zur funktionstüchtigen Leiterplatte
 - Entwicklung am heimischen MAC / Linux / Windows-PC
 - Schaltungs-Idee: günstiger AVR-Controller soll eigenen Muttertakt mit GPS synchronisieren
 - Leiterplattenfertigung bei BETA-Layout
 - Inbetriebnahme einzelner Bauabschnitte bis zur Vollfunktion
- ④ Nennenswerte, gemachte Erfahrungen

VHDL-Entwicklung

- VHDL als Logikbeschreibungssprache konzernübergreifend nutzbar, durch Normierung abgesichert
- Leistungsfähige Tools für Dateneingabe und zur Simulation von verschiedenen Herstellern verfügbar
- Verilog wäre für diese Entwicklung auf gleicher Augenhöhe ebenfalls möglich gewesen

VHDL-Entwicklung

- VHDL als Logikbeschreibungssprache konzernübergreifend nutzbar, durch Normierung abgesichert
- Leistungsfähige Tools für Dateneingabe und zur Simulation von verschiedenen Herstellern verfügbar
- Verilog wäre für diese Entwicklung auf gleicher Augenhöhe ebenfalls möglich gewesen

VHDL-Entwicklung

- VHDL als Logikbeschreibungssprache konzernübergreifend nutzbar, durch Normierung abgesichert
- Leistungsfähige Tools für Dateneingabe und zur Simulation von verschiedenen Herstellern verfügbar
- Verilog wäre für diese Entwicklung auf gleicher Augenhöhe ebenfalls möglich gewesen

10 MHz, eine Referenzfrequenz für viele Geräte

Aktuelle Technologien nutzen

Von der Schaltungs-idee zur funktionstüchtigen Leiterplatte

Nennenswerte, gemachte Erfahrungen

Zusammenfassung


Ausblick

Mittels Eagle zur doppelseitigen Platine

Rekonfigurierbare Logik: VHDL für FPGAs & CPLDs

AVR-Eclipse als IDL zur Software-Erstellung

VHDL-Entwicklungsoberfläche



Gliederung

- ① 10 MHz, eine Referenzfrequenz für viele Gerätetypen
 - Im Labor
 - Im Feld
- ② Aktuelle Technologien nutzen
 - Mittels Eagle zur doppelseitigen Platine
 - Rekonfigurierbare Logik: VHDL für FPGAs & CPLDs
 - AVR-Eclipse als IDL zur Software-Erstellung
- ③ Von der Schaltungsidee zur funktionstüchtigen Leiterplatte
 - Entwicklung am heimischen MAC / Linux / Windows-PC
 - Schaltungs-Idee: günstiger AVR-Controller soll eigenen Muttertakt mit GPS synchronisieren
 - Leiterplattenfertigung bei BETA-Layout
 - Inbetriebnahme einzelner Bauabschnitte bis zur Vollfunktion
- ④ Nennenswerte, gemachte Erfahrungen

Eclipse mit AVR-Eclipse Plugin

- Eclipse ist eine Open-Source IDE zur Software-Erstellung
- basiert auf Java und war ursprünglich für Java-Entwicklung gebaut worden
- durch eine Vielzahl von Plugins sehr leistungsfähig geworden:
 - C und C++ Entwicklung möglich, AVR-Eclipse Plugin für die ATmega-Baureihe der Atmel Controller
 - Versionierungssysteme wie Subversion (SVN) und GIT vorhanden
 - Plattformübergreifende Entwicklung auf MAC, Linux und Windows-PCs

Eclipse mit AVR-Eclipse Plugin

- Eclipse ist eine Open-Source IDE zur Software-Erstellung
- basiert auf Java und war ursprünglich für Java-Entwicklung gebaut worden
- durch eine Vielzahl von Plugins sehr leistungsfähig geworden:
 - C und C++ Entwicklung möglich, AVR-Eclipse Plugin für die ATmega-Baureihe der Atmel Controller
 - Versionierungssysteme wie Subversion (SVN) und GIT vorhanden
 - Plattformübergreifende Entwicklung auf MAC, Linux und Windows-PCs


Eclipse mit AVR-Eclipse Plugin

- Eclipse ist eine Open-Source IDE zur Software-Erstellung
- basiert auf Java und war ursprünglich für Java-Entwicklung gebaut worden
- durch eine Vielzahl von Plugins sehr leistungsfähig geworden:
 - C und C++ Entwicklung möglich, AVR-Eclipse Plugin für die ATmega-Baureihe der Atmel Controller
 - Versionierungssysteme wie Subversion (SVN) und GIT vorhanden
 - Plattformübergreifende Entwicklung auf MAC, Linux und Windows-PCs

10 MHz, eine Referenzfrequenz für viele Geräten
Aktuelle Technologien nutzen
 Von der Schaltungs Idee zur funktionstüchtigen Leiterplatte
 Nennenswerte, gemachte Erfahrungen
 Zusammenfassung
 Ausblick

Mittels Eagle zur doppelseitigen Platine
 Rekonfigurierbare Logik: VHDL für FPGAs & CPLDs
 AVR-Eclipse als IDL zur Software-Erstellung

Eclipse – Software-Entwicklung mit AVR-Eclipse-Plugin



10 MHz, eine Referenzfrequenz für viele Gerätetypen

Aktuelle Technologien nutzen

Von der Schaltungsidee zur funktionstüchtigen Leiterplatte

Nennenswerte, gemachte Erfahrungen

Zusammenfassung

Ausblick

Entwicklung am heimischen MAC / Linux / Windows-PC

Leiterplattenfertigung bei BETA-Layout

Inbetriebnahme einzelner Bauabschnitte bis zur Vollfunktion

Gliederung

- ① 10 MHz, eine Referenzfrequenz für viele Gerätetypen
 - Im Labor
 - Im Feld
- ② Aktuelle Technologien nutzen
 - Mittels Eagle zur doppelseitigen Platine
 - Rekonfigurierbare Logik: VHDL für FPGAs & CPLDs
 - AVR-Eclipse als IDL zur Software-Erstellung
- ③ Von der Schaltungsidee zur funktionstüchtigen Leiterplatte
 - Entwicklung am heimischen MAC / Linux / Windows-PC
 - Schaltungs-Idee: günstiger AVR-Controller soll eigenen Muttertakt mit GPS synchronisieren
 - Leiterplattenfertigung bei BETA-Layout
 - Inbetriebnahme einzelner Bauabschnitte bis zur Vollfunktion
- ④ Nennenswerte, gemachte Erfahrungen

Verfügbare und bezahlbare Software

- Schaltplaneingabe zur Layout-Erstellung:
 - Cad-Soft: EAGLE HOBBYIST, 166,60 €
- CPLD Entwicklung in VHDL:
 - Lattice: ispLEVER (VHDL-Eingabe) & Diamond Programmer, kostenlos
 - Lattice: JTAG USB Download-Cable, 153,96 €
- AVR-Software-Entwicklung:
 - Eclipse und AVR-Plugin, kostenlos
 - AVR-Programmcode Download: [USBasp](#), unter 15 €.
Alternativ **AVR Dragon** für rund 62 US-\$ (Distributor: [Avnet](#))

Verfügbare und bezahlbare Software

- Schaltplaneingabe zur Layout-Erstellung:
 - Cad-Soft: EAGLE HOBBYIST, 166,60 €
- CPLD Entwicklung in VHDL:
 - Lattice: ispLEVER (VHDL-Eingabe) & Diamond Programmer, kostenlos
 - Lattice: JTAG USB Download-Cable, 153,96 €
- AVR-Software-Entwicklung:
 - Eclipse und AVR-Plugin, kostenlos
 - AVR-Programmcode Download: [USBasp](#), unter 15 €.
Alternativ **AVR Dragon** für rund 62 US-\$ (Distributor: [Avnet](#))


Verfügbare und bezahlbare Software

- Schaltplaneingabe zur Layout-Erstellung:
 - Cad-Soft: EAGLE HOBBYIST, 166,60 €
- CPLD Entwicklung in VHDL:
 - Lattice: ispLEVER (VHDL-Eingabe) & Diamond Programmer, kostenlos
 - Lattice: JTAG USB Download-Cable, 153,96 €
- AVR-Software-Entwicklung:
 - Eclipse und AVR-Plugin, kostenlos
 - AVR-Programmcode Download: [USBasp](#), unter 15 €.
Alternativ **AVR Dragon** für rund 62 US-\$ (Distributor: [Avnet](#))

Verfügbare und bezahlbare Software

- Schaltplaneingabe zur Layout-Erstellung:
 - Cad-Soft: EAGLE HOBBYIST, 166,60 €
- CPLD Entwicklung in VHDL:
 - Lattice: ispLEVER (VHDL-Eingabe) & Diamond Programmer, kostenlos
 - Lattice: JTAG USB Download-Cable, 153,96 €
- AVR-Software-Entwicklung:
 - Eclipse und AVR-Plugin, kostenlos
 - AVR-Programmcode Download: [USBasp](#), unter 15 €.
Alternativ **AVR Dragon** für rund 62 US-\$ (Distributor: [Avnet](#))

- Atmel ATmega 328P (AVR) als MCU
 - preiswert: unter 3,50 € als Einzelbauteil
 - 20 MHz RISC Prozessor mit reichhaltigen I/O-Komponenten
 - als 28-poliger DIL-Baustein leicht für Nachbauprojekte nutzbar
 - enthält I²C-Bus kompatible Schnittstelle (»TWI«)




10 MHz, eine Referenzfrequenz für viele Gerätetypen
 Aktuelle Technologien nutzen
 Von der Schaltungsidee zur funktionstüchtigen Leiterplatte
 Nennenswerte, gemachte Erfahrungen
 Zusammenfassung
 Ausblick

Entwicklung am heimischen MAC / Linux / Windows-PC
 Leiterplattenfertigung bei BETA-Layout
 Inbetriebnahme einzelner Bauabschnitte bis zur Vollfunktion


Von der Idee des eingezogenen Quarzes . . .

DF4IAH 10 MHz Reference Oscillator
 V 1.3



... und Realisierung des Phasen-Diskriminators ...

DF4IAH 10 MHz GPS Ref.-Osc.




10 MHz, eine Referenzfrequenz für viele Geräte
 Aktuelle Technologien nutzen
 Von der Schaltungsidee zur funktionstüchtigen Leiterplatte
 Nennenswerte, gemachte Erfahrungen
 Zusammenfassung
 Ausblick

Entwicklung am heimischen MAC / Linux / Windows-PC
 Leiterplattenfertigung bei BETA-Layout
 Inbetriebnahme einzelner Bauabschnitte bis zur Vollfunktion

... über das fertige Layout ...

DF4IAH 10 MHz Reference Oscillator
 V1.0




+

10 MHz, eine Referenzfrequenz für viele Gerätetypen
Aktuelle Technologien nutzen
Von der Schaltungs-idee zur funktionsstüchtigen Leiterplatte
Nennenswerte, gemachte Erfahrungen
Zusammenfassung
Ausblick

Entwicklung am heimischen MAC / Linux / Windows-PC
Leiterplattenfertigung bei BETA-Layout
Inbetriebnahme einzelner Bauabschnitte bis zur Vollfunktion


... zum ersten funktionsfähigen Handaufbau (1)



10 MHz, eine Referenzfrequenz für viele Gerätetypen
Aktuelle Technologien nutzen
Von der Schaltungs-idee zur funktionstüchtigen Leiterplatte
Nennenswerte, gemachte Erfahrungen
Zusammenfassung
Ausblick

Entwicklung am heimischen MAC / Linux / Windows-PC
Leiterplattenfertigung bei BETA-Layout
Inbetriebnahme einzelner Bauabschnitte bis zur Vollfunktion

... zum ersten funktionsfähigen Handaufbau (2)




Gliederung


- ① 10 MHz, eine Referenzfrequenz für viele Gerätetypen
 - Im Labor
 - Im Feld
- ② Aktuelle Technologien nutzen
 - Mittels Eagle zur doppelseitigen Platine
 - Rekonfigurierbare Logik: VHDL für FPGAs & CPLDs
 - AVR-Eclipse als IDL zur Software-Erstellung
- ③ Von der Schaltungsidee zur funktionstüchtigen Leiterplatte
 - Entwicklung am heimischen MAC / Linux / Windows-PC
 - Schaltungs-Idee: günstiger AVR-Controller soll eigenen Muttertakt mit GPS synchronisieren
 - Leiterplattenfertigung bei BETA-Layout
 - Inbetriebnahme einzelner Bauabschnitte bis zur Vollfunktion
- ④ Nennenswerte, gemachte Erfahrungen

Datentransfer und Modalitäten

- Hervorragende Beschreibung des Bestell- und Zulieferverfahrens
- Eagle-Board-Datei kann einfach »hochgeladen« werden
- es erfolgte eine Datensichtung, zwei Fehler wurden mir gemeldet, die ich noch korrigieren konnte
- Bearbeitungszwischenschritte werden auf Wunsch dokumentiert, siehe Bild:



Erster Versuch zur Herstellung einer kommerziell gefertigten, doppelseitigen Leiterplatte



10 MHz, eine Referenzfrequenz für viele Gerätetypen

Aktuelle Technologien nutzen

Von der Schaltungsidee zur funktionstüchtigen Leiterplatte

Nennenswerte, gemachte Erfahrungen

Zusammenfassung

Ausblick

Entwicklung am heimischen MAC / Linux / Windows-PC

Leiterplattenfertigung bei BETA-Layout

Inbetriebnahme einzelner Bauabschnitte bis zur Vollfunktion

Gliederung

- ① 10 MHz, eine Referenzfrequenz für viele Gerätetypen
 - Im Labor
 - Im Feld
- ② Aktuelle Technologien nutzen
 - Mittels Eagle zur doppelseitigen Platine
 - Rekonfigurierbare Logik: VHDL für FPGAs & CPLDs
 - AVR-Eclipse als IDL zur Software-Erstellung
- ③ Von der Schaltungsidee zur funktionstüchtigen Leiterplatte
 - Entwicklung am heimischen MAC / Linux / Windows-PC
 - Schaltungs-Idee: günstiger AVR-Controller soll eigenen Muttertakt mit GPS synchronisieren
 - Leiterplattenfertigung bei BETA-Layout
 - Inbetriebnahme einzelner Bauabschnitte bis zur Vollfunktion
- ④ Nennenswerte, gemachte Erfahrungen

Stückweises Einschalten und in Betrieb nehmen (1)

- ❶ Zuerst werden die Bauteile der Stromversorgung aufgebaut und dann schrittweise eingeschaltet:
 - Fremdeinspeisung durch strombegrenzttes Labornetzteil
 - Schaltregler Impulse analysieren und »nachtunen«
- ❷ Oszillallator(en) werden aufgebaut und aktiviert:
 - Zunahme der Stromaufnahme überprüfen
 - das »Ziehverhalten« des VC-TCXOs überprüfen
 - und dabei die Spannung für die Nominalfrequenz bestimmen
- ❸ Danach folgt AVR-Controller mit Firmware-Programmierung und Anmeldung am USB-Bus
- ❹ Nach der CPLD-Programmierung müssen Phasenvergleicher-Signale für den AVR-Controller anliegen

Stückweises Einschalten und in Betrieb nehmen (1)

- ❶ Zuerst werden die Bauteile der Stromversorgung aufgebaut und dann schrittweise eingeschaltet:
 - Fremdeinspeisung durch strombegrenzttes Labornetzteil
 - Schaltregler Impulse analysieren und »nachtunen«
- ❷ Oszillallator(en) werden aufgebaut und aktiviert:
 - Zunahme der Stromaufnahme überprüfen
 - das »Ziehverhalten« des VC-TCXOs überprüfen
 - und dabei die Spannung für die Nominalfrequenz bestimmen
- ❸ Danach folgt AVR-Controller mit Firmware-Programmierung und Anmeldung am USB-Bus
- ❹ Nach der CPLD-Programmierung müssen Phasenvergleicher-Signale für den AVR-Controller anliegen

Stückweises Einschalten und in Betrieb nehmen (1)

- ① Zuerst werden die Bauteile der Stromversorgung aufgebaut und dann schrittweise eingeschaltet:
 - Fremdeinspeisung durch strombegrenzttes Labornetzteil
 - Schaltregler Impulse analysieren und »nachtunen«
- ② Oszillallator(en) werden aufgebaut und aktiviert:
 - Zunahme der Stromaufnahme überprüfen
 - das »Ziehverhalten« des VC-TCXOs überprüfen
 - und dabei die Spannung für die Nominalfrequenz bestimmen
- ③ Danach folgt AVR-Controller mit Firmware-Programmierung und Anmeldung am USB-Bus
- ④ Nach der CPLD-Programmierung müssen Phasenvergleicher-Signale für den AVR-Controller anliegen

Stückweises Einschalten und in Betrieb nehmen (1)

- ① Zuerst werden die Bauteile der Stromversorgung aufgebaut und dann schrittweise eingeschaltet:
 - Fremdeinspeisung durch strombegrenzttes Labornetzteil
 - Schaltregler Impulse analysieren und »nachtunen«
- ② Oszillallator(en) werden aufgebaut und aktiviert:
 - Zunahme der Stromaufnahme überprüfen
 - das »Ziehverhalten« des VC-TCXOs überprüfen
 - und dabei die Spannung für die Nominalfrequenz bestimmen
- ③ Danach folgt AVR-Controller mit Firmware-Programmierung und Anmeldung am USB-Bus
- ④ Nach der CPLD-Programmierung müssen Phasenvergleich-Signale für den AVR-Controller anliegen

Stückweises Einschalten und in Betrieb nehmen (2)

- als vorletztes kommt das GPS-Modul mit dem 1PPS-Signal und der NMEA 0183-Datenübertragung an die Reihe
- zuletzt die I²C-Schnittstelle – sie war bereits vorgesehen und dazu noch etwas Platz im ATmega 328P: Anschluss eines LCD-Moduls

Stückweises Einschalten und in Betrieb nehmen (2)

- als vorletztes kommt das GPS-Modul mit dem 1PPS-Signal und der NMEA 0183-Datenübertragung an die Reihe
- zuletzt die I²C-Schnittstelle – sie war bereits vorgesehen und dazu noch etwas Platz im ATmega 328P: Anschluss eines LCD-Moduls

Expertenwissen sammeln (1)

- Viele neue integrierte Schaltungen sind nur noch als SMD-Varianten erhältlich – nicht auf den Spaß mit den neuen Bauteilen verzichten, sondern SMD-Technik dazu lernen!
- SMD-Installation ist leichter, als man es zunächst annimmt. SMD-Löttechnik und -Handhabung ist erlernbar und mit dem richtigen Werkzeug macht es Spaß damit zu arbeiten
- PCB-Design-Rules von dem Leiterplatten-Hersteller herunterladen, installieren und verstehen. Möglichst die Begrenzung der »Design-Rules« nicht vorzeitig ausschöpfen sondern Design-Reserven vorsehen
- »Angstloch« in der Platine vorsehen – nachträgliche Fädeldrahtinstallationen zwischen Vorder- und Rückseite somit ermöglichen

Expertenwissen sammeln (1)

- Viele neue integrierte Schaltungen sind nur noch als SMD-Varianten erhältlich – nicht auf den Spaß mit den neuen Bauteilen verzichten, sondern SMD-Technik dazu lernen!
- SMD-Installation ist leichter, als man es zunächst annimmt. SMD-Löttechnik und -Handhabung ist erlernbar und mit dem richtigen Werkzeug macht es Spaß damit zu arbeiten
- PCB-Design-Rules von dem Leiterplatten-Hersteller herunterladen, installieren und verstehen. Möglichst die Begrenzung der »Design-Rules« nicht vorzeitig ausschöpfen sondern Design-Reserven vorsehen
- »Angstloch« in der Platine vorsehen – nachträgliche Fädeldrahtinstallationen zwischen Vorder- und Rückseite somit ermöglichen

Expertenwissen sammeln (1)


- Viele neue integrierte Schaltungen sind nur noch als SMD-Varianten erhältlich – nicht auf den Spaß mit den neuen Bauteilen verzichten, sondern SMD-Technik dazu lernen!
- SMD-Installation ist leichter, als man es zunächst annimmt. SMD-Löttechnik und -Handhabung ist erlernbar und mit dem richtigen Werkzeug macht es Spaß damit zu arbeiten
- PCB-Design-Rules von dem Leiterplatten-Hersteller herunterladen, installieren und verstehen. Möglichst die Begrenzung der »Design-Rules« nicht vorzeitig ausschöpfen sondern Design-Reserven vorsehen
- »Angstloch« in der Platine vorsehen – nachträgliche Fädeldrahtinstallationen zwischen Vorder- und Rückseite somit ermöglichen

Expertenwissen sammeln (1)

- Viele neue integrierte Schaltungen sind nur noch als SMD-Varianten erhältlich – nicht auf den Spaß mit den neuen Bauteilen verzichten, sondern SMD-Technik dazu lernen!
- SMD-Installation ist leichter, als man es zunächst annimmt. SMD-Löttechnik und -Handhabung ist erlernbar und mit dem richtigen Werkzeug macht es Spaß damit zu arbeiten
- PCB-Design-Rules von dem Leiterplatten-Hersteller herunterladen, installieren und verstehen. Möglichst die Begrenzung der »Design-Rules« nicht vorzeitig ausschöpfen sondern Design-Reserven vorsehen
- »Angstloch« in der Platine vorsehen – nachträgliche Fädeldrahtinstallationen zwischen Vorder- und Rückseite somit ermöglichen

Expertenwissen sammeln (2)

- Ein kostenloses Tool eines Herstellers kann leicht die teureren Bauteile kompensieren. Erst bei Massenfertigung kehrt sich das Verhältnis um. (Beispiel: kostenlose XILINX – Vivado WebPack Lizenz für neuere FPGA Bausteine)



Zusammenfassung

- Der Amateurfunk lebt: **neue Technik begeistert eine junge Generation / Maker-Szene.**
- Abwägung: **was mache ich selbst, was lasse ich fertigen?**
- **Kostengünstige Software** ermöglicht dem Amateure, Leiterplattenentwurf sowie **FPGA / CPLD**-Entwicklung auch von zu Hause aus.
- Mit den neu gewonnenen Erfahrungen **motiviert neue Ziele ansteuern.**

Ausblick 1

Derzeit ist **DF4IAH - V3** in Entwicklung:

- **V3** wird wieder **10 MHz-Referenz** an Bord haben
- mit einem **FPGA** ausgerüstet sein:
 - MCU als **Soft-CPU** realisiert haben (beispielsweise von [opencores.org](https://www.opencores.org)),
 - Typ: XILINX Artix **XC7A35T-2FTG256**, max. nutzbare Taktfrequenz noch nicht evaluiert
 - Aufgabe: **GPS-synchronen Takt generieren**,
 - weitere Funktionen möglich, Ideen sind willkommen

Ausblick 2

- optional **Hightspeed ADC** mit 16 Bit Eingang:
 - Anwendungen: Breitband-Empfänger, Web-SDR Empfänger für das Internet bereitstellen
 - Ausmessen von Funkaussendungen: Laufzeitmessung, Hüllkurve
»Fingerprints« von Sendegeräten erstellen und wiedererkennen

Ausblick 3

- mehrere I-/Q-Ausgänge (1):
 - Bitbreite der DAC und Grundtyp noch nicht fixiert — eventuell 8 Bit mittels R-2R – Kette
 - Aufbau eines SDR-Senders / -Empfängers leicht möglich - mittels externer Mischer sofort »steckbar« - fertig ist der »**DF4IAH - Plug Ur SDR - V3**«
 - als Frequenzbasis für Funkstationen, Repeater, digitale Betriebsarten: **PLL-Grundtakt bereitstellen**

Ausblick 4

- mehrere I-/Q-Ausgänge (2):
 - eigene / neue Modulationsarten realisier- und ausmessbar
 - per **DDS** sehr feine Frequenzschritte möglich
 - per **Soft-CPU** auch komplexe Signale möglich bzw. auswertbar
 - Zeitauflösung bei ca. 5 ns: Laufzeitmess-System, Funkortung.

Viel Freude bei der Umsetzung Ihrer Ziele !

Weiterführende Literatur I



Ulrich Habel, DF4IAH.

Vortragsfolien zu DF4IAH 10 MHz Ref-Osc. V2.

HTTP-Server:

http://bg8net.dyndns.org/p/AFu/2015/DF4IAH-10MHzRefOsc-V2/Doc_LyX-Tex/DF4IAH-10MHzRefOsc_V2_Beamer.pdf



Ulrich Habel, DF4IAH.

Von der Idee zur fertigen Platine - ein Werdegang des DF4IAH 10 MHz Ref-Osc. V2 Normfrequenz-Oszillators.

Weiterführende Literatur II

HTTP-Server:

http://bg8net.dyndns.org/p/AFu/2015/DF4IAH-10MHzRefOsc-V2/Doc_LyX-Tex/DF4IAH-10MHzRefOsc_V2.pdf



Ulrich Habel, DF4IAH.

*Technischer Aufbau des DF4IAH 10 MHz Ref-Osc. V2
Normfrequenz-Oszillators.*

HTTP-Server:

http://bg8net.dyndns.org/p/AFu/2015/DF4IAH-10MHzRefOsc-V2/Doc_LyX-Tex/DF4IAH-10MHzRefOsc_V2_UKW-Berichte.pdf

Weiterführende Literatur III



Ulrich Habel, DF4IAH.

*Aufbauanleitung für den DF4IAH 10 MHz Ref-Osc. V2
Normfrequenz-Oszillator.*

HTTP-Server:

http://bg8net.dyndns.org/p/AFu/2015/DF4IAH-10MHzRefOsc-V2/Doc_LyX-TeX/DF4IAH_10MHzRefOsc_V2_Aufbauanleitung.pdf

Weiterführende Literatur IV



Ulrich Habel, DF4IAH.

*Aufbauanleitung für die DF4IAH LCD-Module. V1
Anzeige-Einheit.*

HTTP-Server:

http://bg8net.dyndns.org/p/AFu/2015/DF4IAH-10MHzRefOsc-V2/Doc_LyX-TeX/DF4IAH_LCD-Module-1V0_Aufbauanleitung.pdf



Ulrich Habel, DF4IAH.

*Eclipse-AVR Projekt: DF4IAH 10 MHz Ref-Osc. V2 Sourcen
für eine Atmel ATmega 328P MCU.*

SVN-Server Leserechte: auf Anfrage.

Weiterführende Literatur V



Ulrich Habel, DF4IAH.

*VHDL-Sourcen für das CPLD Lattice LC4032V - DF4IAH
10 MHz Ref-Osc. V2.*

SVN-Server Leserechte: auf Anfrage.



Ulrich Habel, DF4IAH.

*Eagle-Layout-Dateien für eine doppelseitige Leiterplatte -
DF4IAH 10 MHz Ref-Osc. V2.*

SVN-Server Leserechte: auf Anfrage.